سامسونگ HBM5 را با دو برابر عملکرد HBM4E معرفی می‌کند

سامسونگ در «اجلاس مدیران حافظه» از برنامه‌های خود برای حافظه HBM5 رونمایی کرد. هدف اصلی این نسل جدید، دو برابر کردن عملکرد و افزایش ۲۰ درصدی بهره‌وری انرژی نسبت به HBM4E است. این هدف جاه‌طلبانه نشان می‌دهد که HBM5 ممکن است با دو برابر کردن تعداد پین‌های رابط به این مهم دست یابد، زیرا افزایش نرخ انتقال داده به ازای هر پین در یک نسل بسیار دشوار است. پشته‌های HBM5 همچنین دارای بلوک مسیر حرارتی (HPB) برای بهبود خنک‌سازی خواهند بود.

دو برابر شدن پهنای باند HBM5 می‌تواند تا سال‌های ۲۰۲۸-۲۰۲۹ به ۴ ترابایت بر ثانیه به ازای هر پشته برسد و شتاب‌دهنده‌های هوش مصنوعی را قادر سازد تا پایان دهه به پهنای باند ۸۰ تا ۹۶ ترابایت بر ثانیه دست یابند. افزایش عرض رابط (مثلاً به ۴,۰۹۶ بیت) برای بهره‌وری انرژی آسان‌تر از افزایش سرعت به ازای هر پین است، اما پیچیدگی‌های تولید قابل توجهی دارد. مشخصات نهایی HBM5 هنوز در حد گمانه‌زنی است، اما هدف کلی بسیار جاه‌طلبانه به نظر می‌رسد.

اینتل فناوری ساخت بسته‌های چند-چیپلت فوق‌العاده بزرگ را به نمایش می‌گذارد: ۱۲ برابر بزرگترین پردازنده‌های هوش مصنوعی، با شکست دادن بزرگترین‌های TSMC

اینتل از فناوری بسته‌بندی چند-چیپلت فوق‌العاده‌ای رونمایی کرده که قادر به ادغام ۱۶ عنصر محاسباتی و ۲۴ پشته حافظه HBM5 در بسته‌ای ۱۲ برابر بزرگتر از بزرگترین پردازنده‌های هوش مصنوعی کنونی است. این طرح مفهومی، با ابعادی به اندازه یک تلفن همراه، از کاشی‌های پردازشی 14A و 18A بهره می‌برد و جاه‌طلبی اینتل را برای پیشی گرفتن از رقبایی مانند TSMC در ادغام تراشه‌ها نشان می‌دهد. اینتل پیش از این نیز با Ponte Vecchio رکورددار طراحی‌های چند-کاشی بوده است.

این فناوری بر پایه نوآوری‌هایی چون Foveros Direct 3D و EMIB-T با UCIe-A بنا شده و نسخه افراطی آن تا پایان دهه جاری، پس از تکمیل فناوری‌های بسته‌بندی و گره‌های تولید 18A و 14A اینتل، به واقعیت خواهد پیوست. چالش‌های بزرگی مانند مدیریت حرارت و پایداری قطعات در این پردازنده‌های عظیم، پیش روی اینتل قرار دارد، اما موفقیت در این زمینه می‌تواند موقعیت این شرکت را در صنعت نیمه‌هادی‌ها به طور چشمگیری تقویت کند.

جستجو در سایت

سبد خرید

درحال بارگذاری ...
بستن
مقایسه
مقایسه محصولات
لیست مقایسه محصولات شما خالی می باشد!