سال‌هاست که TSMC تلاش کرده از اظهارنظر عمومی درباره برنامه‌های خود برای استفاده از لیتوگرافی EUV با اپتیک 0.55 گشودگی عددی، یا High-NA EUV، خودداری کند، زیرا توسعه‌دهندگان این شرکت ایده خوبی برای پیشبرد فناوری‌های فرآیند بدون استفاده از اسکنرهای 400 میلیون دلاری داشتند. با این حال، TSMC نمی‌تواند برای همیشه به سیستم‌های Low-NA EUV متکی باشد، بنابراین این هفته شرکت برنامه‌های خود را برای استفاده از High-NA EUV از سال 2030 اعلام کرد.

TSMC به طور رسمی فاش نکرد که کدام فناوری ساخت اولین فناوری خواهد بود که High-NA EUV را به کار می‌گیرد، اگرچه سال 2030 به چند نامزد اشاره دارد. آنچه TSMC گفت این است که انتظار دارد تعداد لایه‌های پردازش شده با استفاده از High-NA EUV در نهایت با پیچیده‌تر شدن فناوری‌های ساخت آن افزایش یابد، که این امر ناشی از افزایش پیچیدگی معماری‌های ترانزیستور است و احتمالاً به معنای پیاده‌سازی‌های پیچیده‌تر ترانزیستورهای gate-all-around (GAA) و همچنین ترانزیستورهای اثر میدانی مکمل (CFETs) در آینده است.

TSMC قصد دارد استفاده از ابزارهای لیتوگرافی High-NA EUV را برای تولید انبوه در سال 2030 با استفاده از فوتوماسک‌های معمولی 6×6 اینچی آغاز کند. سپس این شرکت قصد دارد یک خط آزمایشی بسازد که در سال 2031 از فوتوماسک‌های 6×12 اینچی استفاده می‌کند، با هدف وارد کردن سیستم‌های لیتوگرافی High-NA 6×12 اینچی به تولید گره‌های پیشرفته تا سال 2033.

ابزارهای لیتوگرافی High-NA EUV می‌توانند به وضوح تک‌نوردهی 8 نانومتری دست یابند، در مقابل وضوح تک‌نوردهی 13 نانومتری که توسط سیستم‌های لیتوگرافی Low-NA EUV امروزی ارائه می‌شود. با این حال، هنگامی که با فوتوماسک‌های معمولی 6×6 اینچی استفاده می‌شوند، اسکنرهای High-NA EUV تنها نیمی از میدان نوردهی همتایان Low-NA خود را دارند که چالش‌هایی را برای ساخت دای‌های بسیار بزرگ ایجاد می‌کند. در نتیجه، سازندگان تراشه که شتاب‌دهنده‌های هوش مصنوعی عظیم می‌سازند، باید چندین میدان نوردهی را به هم متصل کنند یا طرح‌های چند-چیپلت را اتخاذ کنند، دو رویکردی که چالش‌های خاص خود را دارند، مانند بهره‌وری ابزار و مصرف برق. برای دور زدن محدودیت‌های فوتوماسک 6×6 اینچی، TSMC با ASML همکاری می‌کند تا زمینه را برای فوتوماسک‌های 6×12 اینچی فراهم کند.

تغییر اندازه فوتوماسک‌ها کار آسانی نیست، زیرا مستلزم تغییر همه چیز از نرم‌افزار EDA گرفته تا ابزارهایی که ماسک‌ها را تولید و می‌نویسند و همچنین سیستم‌هایی که آن‌ها را مدیریت می‌کنند، است که اساساً به این معنی است که کل صنعت باید روی این تغییر کار کند. ASML به نظر می‌رسد نسبت به این انتقال خوش‌بین است، زیرا نه تنها توسط اینتل و TSMC، بلکه توسط سامسونگ نیز پشتیبانی می‌شود.

کریستوف فوکه، رئیس و مدیرعامل ASML، گفت: «ما انتظار داریم که پذیرش High NA EUV به تدریج در طول نقشه راه مقیاس‌بندی دستگاه‌ها افزایش یابد، ابتدا با استفاده از ماسک‌های 6 اینچی فعلی و سپس با پشتیبانی بیشتر از ماسک‌های 12 اینچی، که بهره‌وری اسکنر را افزایش می‌دهد و به صنعت اجازه می‌دهد تا تقاضا برای تراشه‌های کوچک‌تر، سریع‌تر و کم‌مصرف‌تر را برآورده کند.» وی افزود: «ما از حمایت اولیه قوی تولیدکنندگان نیمه‌رسانا، تامین‌کنندگان ماسک و شرکا برای این ابتکار خرسندیم.»

شاید بزرگترین ابهام در مورد استفاده TSMC از لیتوگرافی High-NA EUV این باشد که کدام فناوری فرآیند اولین فناوری خواهد بود که از سیستم‌های جدید استفاده می‌کند. بر اساس آنچه از نقشه راه TSMC می‌دانیم، A10 یا A11 (کلاس 1/1.1 نانومتر) قوی‌ترین نامزدها برای استفاده از اسکنرهای High-NA EUV برای حیاتی‌ترین لایه‌ها به نظر می‌رسند. جدیدترین استراتژی TSMC نقشه راه خود را به گره‌های سالانه مشتری‌محور (N2, N2P, N2X, A14, A13) و گره‌های تقریباً دوسالانه با عملکرد بالا (A16 در 2027، سپس A12 در 2029) تقسیم می‌کند. این شرکت قبلاً تأیید کرده است که A12 و A13 که در سال 2029 عرضه می‌شوند، همچنان به لیتوگرافی EUV معمولی متکی خواهند بود.

از آنجایی که A13 یک کوچک‌سازی نوری از A14 است که چگالی ترانزیستور را تنها 6% افزایش می‌دهد، با بهبود عملکرد و مصرف برق که هنوز فاش نشده‌اند، جانشین آن در سال 2030 احتمالاً باید دستاوردهای بسیار قابل توجه‌تری ارائه دهد. بنابراین منطقی است که انتظار داشته باشیم جانشین A13 — چه A11 نامیده شود و چه A10 — لیتوگرافی پیشرفته‌تر و/یا ترانزیستورهای نانوشیت GAA نسل سوم TSMC را برای ارائه چگالی ترانزیستور به طور قابل توجهی بالاتر و همچنین بهبودهای عملکرد و مصرف برق معنی‌دار نسبت به نسل قبلی خود به کار گیرد. البته، ما در حال گمانه‌زنی هستیم.